半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測(cè)試，芯片封裝和封裝后測(cè)試組成，晶圓制造和芯片封裝討論較多，而測(cè)試環(huán)節(jié)的相關(guān)知識(shí)經(jīng)常被邊緣化，下面集中介紹集成電路芯片測(cè)試的相關(guān)內(nèi)容，主要集中在WAT，CP和FT三個(gè)環(huán)節(jié)。

圖1 集成電路設(shè)計(jì)、制造、封裝流程示意圖

WAT（Wafer Acceptance Test）測(cè)試，也叫PCM（Process Control Monitoring），對(duì)Wafer 劃片槽（Scribe Line）測(cè)試鍵（Test Key）的測(cè)試，通過(guò)電性參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定，例如CMOS的電容，電阻， Contact，metal Line 等，一般在wafer完成制程前，是Wafer從Fab廠(chǎng)出貨到封測(cè)廠(chǎng)的依據(jù)，測(cè)試方法是用Probe Card扎在Test Key的metal Pad上，Probe Card另一端接在WAT測(cè)試機(jī)臺(tái)上，由WAT Recipe自動(dòng)控制測(cè)試位置和內(nèi)容，測(cè)完某條Test Key后，Probe Card會(huì)自動(dòng)移到下一條Test Key，直到整片Wafer測(cè)試完成。 WAT測(cè)試有問(wèn)題，超過(guò)SPEC，一般對(duì)應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift，例如Litho OVL異常，ETCH CD 偏小，PVD TK偏大等等。WAT有嚴(yán)重問(wèn)題的Wafer會(huì)直接報(bào)廢。

圖2 Test Key示意圖

圖3 WAT Probe Card 示意圖