然而，SoC 并非只有優(yōu)點，要設計一顆 SoC 需要相當多的技術配合。IC 晶片各自封裝時，各有封裝外部保護，且 IC 與 IC 間的距離較遠，比較不會發(fā)生交互干擾的情形。但是，當將所有 IC 都包裝在一起時，就是噩夢的開始。IC 設計廠要從原先的單純設計 IC，變成瞭解并整合各個功能的 IC，增加工程師的工作量。此外，也會遇到很多的狀況，像是通訊晶片的高頻訊號可能會影響其他功能的 IC 等情形。

       此外，SoC 還需要獲得其他廠商的 IP（intellectual property）授權，才能將別人設計好的元件放到 SoC 中。因為制作 SoC 需要獲得整顆 IC 的設計細節(jié)，才能做成完整的光罩，這同時也增加了 SoC 的設計成本?；蛟S會有人質疑何不自己設計一顆就好了呢？因為設計各種 IC 需要大量和該 IC 相關的知識，只有像 Apple 這樣多金的企業(yè)，才有預算能從各知名企業(yè)挖角頂尖工程師，以設計一顆全新的 IC，透過合作授權還是比自行研發(fā)劃算多了。

      折衷方案，SiP 現(xiàn)身

        作為替代方案，SiP 躍上整合晶片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權這一步，大幅減少設計成本。此外，因為它們是各自獨立的 IC，彼此的干擾程度大幅下降。

▲ Apple Watch 采用 SiP 技術將整個電腦架構封裝成一顆晶片，不單滿足期望的效能還縮小體積，讓手表有更多的空間放電池。（Source：Apple 官網(wǎng)）

      采用 SiP 技術的產(chǎn)品，最著名的非 Apple Watch 莫屬。因為 Watch 的內(nèi)部空間太小，它無法采用傳統(tǒng)的技術，SoC 的設計成本又太高，SiP 成了首要之選。藉由 SiP 技術，不單可縮小體積，還可拉近各個 IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 晶片的結構圖，可以看到相當多的 IC 包含在其中。

▲ Apple Watch 中采用 SiP 封裝的 S1 晶片內(nèi)部配置圖。（Source：chipworks）

      完成封裝后，便要進入測試的階段，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之后便可出貨給組裝廠，做成我們所見的電子產(chǎn)品。至此，半導體產(chǎn)業(yè)便完成了整個生產(chǎn)的任務。