隨著電子技術(shù)的飛速發(fā)展，電子元器件正朝著微型化、高集成度、多功能化、高功率密度的方向發(fā)展。后摩爾時(shí)代，集成電子器件的規(guī)模越來(lái)越大，一個(gè)芯片核中集成幾十億只晶體管，由此帶來(lái)芯片的時(shí)鐘頻率不斷提高，供電電壓在不斷降低，相應(yīng)的功率和電流量級(jí)顯著提高。供電電路的品質(zhì)或者說(shuō)電源完整性的測(cè)試與驗(yàn)證，正愈來(lái)愈成為影響設(shè)計(jì)成敗的關(guān)鍵因素。本文將結(jié)合仿真分析的方法，介紹一種電源完整性的測(cè)試方法。
1 電源完整性測(cè)試的現(xiàn)狀
電源完整性是指電源供給的準(zhǔn)確性和穩(wěn)定性。實(shí)際的電路設(shè)計(jì)中，由于晶體管的開(kāi)關(guān)以及實(shí)際互連線的特性等原因?qū)е码娫丛谝欢ǚ秶鷥?nèi)波動(dòng)。當(dāng)實(shí)際供電值高于波動(dòng)上限時(shí)，就會(huì)引起芯片工作的可靠性問(wèn)題；當(dāng)實(shí)際供電值低于下限時(shí)會(huì)導(dǎo)致芯片的工作性能降低甚至不能工作；當(dāng)電壓波動(dòng)幅度較大時(shí)，可能會(huì)直接影響相關(guān)電路的信號(hào)質(zhì)量?；谏鲜鲞@些問(wèn)題，隨著單板高速高密度的發(fā)展，電源完整性已經(jīng)成為制約設(shè)計(jì)的一個(gè)重要因素。在硬件設(shè)計(jì)和調(diào)測(cè)過(guò)程中，必須首先保證電源電路高質(zhì)量工作。高速電路的設(shè)計(jì)復(fù)雜性使得電源完整性的測(cè)試工作也變得很困難。電路中電源的可測(cè)試點(diǎn)繁多，對(duì)于只有幾十毫伏的電源波動(dòng)，不同的工程師也往往會(huì)得到不同的結(jié)果。因此如何采用正確的測(cè)試方法對(duì)電源完整性進(jìn)行測(cè)試分析成為設(shè)計(jì)保證的前提。
2 電源完整性測(cè)試方法分析
2.1 電源測(cè)試的主要參數(shù)
PCB板上實(shí)現(xiàn)的電源網(wǎng)絡(luò)結(jié)構(gòu)比較復(fù)雜，其中包括供電芯片、負(fù)載芯片、濾波電容、互連走線以及各部分的寄生參數(shù)等，電源網(wǎng)絡(luò)的等效電路圖如圖1所示。
