SDS1000X-E中采用的XC7Z020 SoC芯片，具有雙核ARM Cortex-A9處理器（PS）+基于Artix-7架構(gòu)的FPGA（PL），其中處理器部分支持的最高主頻為866 MHz， FPGA部分則包含85k邏輯單元、4.9 Mb Block RAM和220個(gè)DSP Slice，并提供對(duì)常用外部存儲(chǔ)器如DDR2/DDR3的支持，非常契合數(shù)字示波器中對(duì)數(shù)據(jù)進(jìn)行采集、存儲(chǔ)和數(shù)字信號(hào)

處理的需求。同時(shí)，Zynq-7000的PS（處理器系統(tǒng)）和PL（可編程邏輯）部分之間通過(guò)AXI高速總線互連，可以有效解決傳統(tǒng)數(shù)字存儲(chǔ)示波器中CPU與FPGA間數(shù)據(jù)傳輸?shù)膸捚款i問(wèn)題，有利于降低數(shù)字示波器的死區(qū)時(shí)間，提高波形捕獲率。用單片SoC芯片替代傳統(tǒng)的CPU+FPGA的分立方案，也可以減少硬件布板面積，有利于將高性能處理系統(tǒng)向緊湊型的入門(mén)級(jí)示波器中集成。

數(shù)據(jù)采集與存儲(chǔ)

圖2用Zynq-7000構(gòu)架的SPO引擎

SDS1000X-E中采用的高速模-數(shù)轉(zhuǎn)換（ADC）芯片，其數(shù)據(jù)接口為LVDS差分對(duì)形式，每對(duì)LVDS的速率為1 Gbps。采用的Zynq-7000芯片，其可編程IO的LVDS最高速率可達(dá)1.25 Gbps，可以保證穩(wěn)定可靠地接收ADC采樣到的數(shù)據(jù)。