GAL? （Generic Array Logic－通用陣列邏輯）：由萊迪思半導體公司發(fā)明的低密度器件系統(tǒng)。
Gate（門）：最基本的邏輯元素，門數(shù)越多意味著密度越高。
Gate Array（門陣列）：通過邏輯單元陣列連接的集成電路。由生產(chǎn)廠家定制，一般會導致非再生工程（NRE）消耗和一些設(shè)計冗余。
GLB（Generic Logic Block－通用邏輯塊）：萊迪思半導體的高密度 ispPSI?器件的標準邏輯塊。每一個 GLB 可實現(xiàn)包含輸入、輸出的大部分邏輯功能。
GRP（Global Routing Pool－全局布線池）：專有的連接結(jié)構(gòu)。能夠使 GLBs 的輸出或 I/O 單元輸入與 GLBs 的輸入連接。萊迪思的 GRP 提供快速，可預測速度的完全連接。
High Density PLD（高密度可編程邏輯器件）：超過 1000 門的 PLD。
I/O Cell（Input/Output Cell－輸入/輸出單元）：從器件引腳接收輸入信號或提供輸出信號的邏輯單元。
ISPTM（In-System Programmability－在系統(tǒng)可編程）：由萊迪思首先推出，萊迪思 ISP 產(chǎn)品可以在系統(tǒng)電路板上實現(xiàn)編程和重復編程。ISP 產(chǎn)品給可編程邏輯器件帶來了革命性的變化。它極大地縮短了產(chǎn)品投放市場的時間和產(chǎn)品的成本。還提供能夠?qū)υ诂F(xiàn)場安裝的系統(tǒng)進行更新的能力。
ispATETM：完整的軟件包使自動測試設(shè)備能夠?qū)崿F(xiàn)：
1）利用萊迪思 ISP 器件進行電路板測試和
2）編程 ISP 器件。
ispVM EMBEDDEDTM：萊迪思半導體專用軟件由 C 源代碼算法組成，用這些算法來執(zhí)行控制編程萊迪思 ISP 器件的所有功能。代碼可以被集成到用戶系統(tǒng)中，允許經(jīng)由板上的微處理器或者微控制器直接編程 ISP 器件。
ispDaisy Chain Download Software （isp菊花鏈下載軟件）：萊迪思半導體專用器件下載包，提供同時對多個在電路板上的器件編程的功能。
ispDSTM：萊迪思半導體專用基于 Windows 的軟件開發(fā)系統(tǒng)。設(shè)計者可以通過簡單的邏輯公式或萊迪思 - HDL 開發(fā)電路，然后通過集成的功能仿真器檢驗電路的功能。整個工具包提供一套從設(shè)計到實現(xiàn)的方便的、低成本和簡單易用的工具。
ispDS+TM：萊迪思半導體兼容第三方HDL綜合的優(yōu)化邏輯適配器，支持PC和工作站平臺。IspDS+ 集成了第三方 CAE 軟件的設(shè)計入口和使用萊迪思適配器進行驗證，由此提供了一個功能強大、完整的開發(fā)解決方案。第三方 CAE 軟件環(huán)境包括：Cadence， Date I/O-Synario，Exemplar Logic，ISDATA， Logical Devices，Mentor Graphics，OrCAD， Synopsys，Synplicity 和 Viewlogic。
ispGAL?：具有在系統(tǒng)可編程特性的 GAL 器件
ispGDSTM：萊迪思半導體專用的 ISP 開關(guān)矩陣被用于信號布線和 DIP 開關(guān)替換。
ispGDXTM：ISP 類數(shù)字交叉點系列的信號接口和布線器件。
ispHDLTM：萊迪思開發(fā)系統(tǒng)，包括功能強大的 VHDL 和 Verilog HDL 語言和柔性的在系統(tǒng)可編程。完整的系統(tǒng)包括：集成了 Synario， Synplicity 和 Viewlogic 的綜合工具，提供萊迪思 ispDS+ HDL 綜合優(yōu)化邏輯適配器。
